350 nm 공정

이 문서의 내용은 출처가 분명하지 않습니다. 이 문서를 편집하여, 신뢰할 수 있는 출처를 표기해 주세요. 검증되지 않은 내용은 삭제될 수도 있습니다. 내용에 대한 의견은 토론 문서에서 나누어 주세요. (2011년 7월)

반도체 소자 제조
MOSFET 스케일링 (공정 노드)
010 µm – 1971 006 µm – 1974 003 µm – 1977  1.5 µm – 1981 001 µm – 1984 800 nm – 1987 600 nm – 1990 350 nm – 1993 250 nm – 1996 180 nm – 1999 130 nm – 2001 090 nm – 2003 065 nm – 2005 045 nm – 2007 032 nm – 2009 022 nm – 2012 014 nm – 2014 010 nm – 2016 007 nm – 2018 005 nm – 2020 003 nm – 2022
미래 002 nm – 2024
하프 노드 집적도 CMOS 소자 (멀티게이트) 무어의 법칙 반도체 산업 나노전자
v • d • e • h

350 nm(나노미터) 공정 또는 0.35 µm(마이크로미터) 공정은 회로선 폭이 350 nm인 반도체를 다루는 공정 기술 수준이다. 1993년에서 1996년 경 인텔, IBM과 같은 반도체 회사가 주도하였다.

• 인텔 펜티엄 프로 (1995년), 펜티엄 P54CS (1995년), 초창기 펜티엄 II CPU Klamath (1997년).
• AMD K5 (1996년), AMD K6 Model 6 (1997년) CPU.
• NEC VR4300 닌텐도 64 게임 콘솔.

이 글은 기술에 관한 토막글입니다. 여러분의 지식으로 알차게 문서를 완성해 갑시다.