„Field Programmable Gate Array“ – Versionsgeschichte

Versionsgeschichte eingrenzenAusklappenEinklappen

Bis Datum:

Auswahl umkehren

Alte Versionen des Artikels:

(Aktuell) = Unterschied zur aktuellen Version, (Vorherige) = Unterschied zur vorherigen Version
Uhrzeit und Datum = Artikel zu dieser Zeit, Benutzername bzw. IP-Adresse des Bearbeiters, K = Kleine Änderung
(123 Bytes) = Größe der Version; (+543)/(−792) =‎ Änderung der Seitengröße in Bytes gegenüber der vorherigen Version
Um Unterschiede zwischen zwei bestimmten Versionen zu sehen, die Radiobuttons ⊙ markieren und auf „Gewählte Versionen vergleichen“ klicken

AktuellVorherige 23:3323:33, 12. Jun. 2024 Drahkrub Diskussion Beiträge 39.145 Bytes −78 Wikilink CRUVI FPGA Card ist kein Weblink --> Siehe auch Abschnitt. -github/azonenberg/openFPGA, das ist eins von zahlreichen "openFPGA"-Projekten, nicht vom Feinsten rückgängig [automatisch gesichtet]
AktuellVorherige 20:1520:15, 12. Jun. 2024 Ralf Moses Diskussion Beiträge 39.223 Bytes +22 →Weblinks rückgängig [automatisch gesichtet]
AktuellVorherige 19:3819:38, 12. Jun. 2024 Ralf Moses Diskussion Beiträge 39.201 Bytes +63 →Hersteller von FPGAs rückgängig [automatisch gesichtet]

AktuellVorherige 23:4523:45, 18. Mär. 2024 Laserlicht Diskussion Beiträge 39.138 Bytes +70 Keine Bearbeitungszusammenfassung rückgängig Markierung: 2017-Quelltext-Bearbeitung [automatisch gesichtet]

AktuellVorherige 20:1720:17, 25. Dez. 2023 CamelBot Diskussion Beiträge K 38.605 Bytes −13 Bot: whitespace vor ref-end-tag, http2https, linkfix: entfernung von tracking-parameter; siehe user:CamelBot. rückgängig [automatisch gesichtet]
AktuellVorherige 19:4719:47, 25. Dez. 2023 Mamue Diskussion Beiträge K 38.618 Bytes +10 →Weitere Komponenten: Zwei fehlende Kommas und das fehlende Wort "über" ergänzt. Falsche Zeichensetzung korrigiert. rückgängig [automatisch gesichtet]

AktuellVorherige 02:4702:47, 4. Sep. 2023 Hardwareonkel Diskussion Beiträge 38.468 Bytes +204 →Weitere Komponenten: Multi DIE auch bei FPGAs mit high bandwidth memory rückgängig Markierung: Visuelle Bearbeitung [automatisch gesichtet]
AktuellVorherige 02:4302:43, 4. Sep. 2023 Hardwareonkel Diskussion Beiträge 38.264 Bytes +46 →Aufbau und Struktur: FPGA <-> SOC. Ein FPGA mit Controller ist noch kein SOC, faktisch seit 20 Jahren bekannt. SOC liegt dann vor, wenn weitere computerähnliche Strukturen drauf sind. SOC gehört eigentlich in einen eigenen Artikel und ist keine Untermenge von FPGAs. Umgekehrt genau genommen auch nicht. rückgängig Markierung: Visuelle Bearbeitung [automatisch gesichtet]

AktuellVorherige 19:0419:04, 10. Aug. 2023 95.91.194.20 Diskussion 38.218 Bytes +43 →Hersteller von FPGAs: Übernahme von Xilinx hinzugefügt. Xilinx als bekanntesten Herstellernamen trotzdem zu Beginn der Zeile stehen gelassen. rückgängig Markierung: Visuelle Bearbeitung [gesichtet von Drahkrub]

AktuellVorherige 20:5020:50, 23. Nov. 2021 Maxeto0910 Diskussion Beiträge K 36.111 Bytes +6 Keine Bearbeitungszusammenfassung rückgängig Markierungen: Visuelle Bearbeitung Mobile Bearbeitung Mobile Web-Bearbeitung Erweiterte mobile Bearbeitung [automatisch gesichtet]

AktuellVorherige 20:2620:26, 13. Apr. 2021 Drahkrub Diskussion Beiträge 36.039 Bytes −30 Änderung 210857930 von GURKEdeluxe rückgängig gemacht: Irreführender Wikilink: Ein DSP-Block ist kein Digitaler Signalprozessor. rückgängig Markierung: Rückgängigmachung [automatisch gesichtet]