[go: up one dir, main page]

Vés al contingut

Poliment de les oblies

De la Viquipèdia, l'enciclopèdia lliure
Oblia de semiconductor de silici amb acabat mirall.

El poliment de les oblies és un pas de fabricació de dispositius semiconductors durant el qual es redueix el gruix de les oblies per permetre l'apilament i l'embalatge d'alta densitat de circuits integrats (IC).[1]

Els circuits integrats es produeixen en oblies de semiconductors que se sotmeten a una multitud de passos de processament. Les oblies de silici que s'utilitzen principalment avui tenen diàmetres de 200 i 300 mm. Tenen aproximadament 750 μm de gruix per garantir un mínim d'estabilitat mecànica i per evitar la deformació durant els passos de processament a alta temperatura. Targetes intel·ligents, llapis de memòria USB, telèfons intel·ligents, reproductors de música de mà i altres productes electrònics ultracompactes no serien factibles en la seva forma actual sense minimitzar la mida dels seus diferents components en totes les dimensions. Per tant, la part posterior de les oblies es tritura abans de tallar les oblies (separació dels microxips individuals). Les oblies aprimades fins a 75 a 50 μm són habituals avui dia.[2]

Abans de la mòlta, les oblies es laminen habitualment amb una cinta de mòlta posterior curable amb UV, que garanteix el dany a la superfície de l'oblia durant la mòlta posterior i evita la contaminació de la superfície de l'hòstia causada per la infiltració de líquid de mòlta i/o deixalles.[3] Les oblies també es renten amb aigua desionitzada durant tot el procés, la qual cosa ajuda a prevenir la contaminació.[4] El procés també es coneix com "backlap",[5] "backfinish" o "wafer thinning".[6]

Referències

[modifica]
  1. Melito, Steve. «Semiconductor Thickness Measurement & Wafer Backgrinding» (en anglès). https://mtiinstruments.com,+17-02-2021.+[Consulta: 2 maig 2023].
  2. International Technology Roadmap for Semiconductors 2009 edition, page 12-53.
  3. BG Tape Arxivat 2012-04-13 a Wayback Machine., by Lintec of America.
  4. Wafer Preparation, by Syagrus Systems.
  5. Introduction to Semiconductor Technology, by STMicroelectronics, page 6.
  6. Wafer Backgrind at Silicon Far East.