PDP-10

Le système original du PDP-10, hérité du PDP-6, s'appelait simplement "monitor", puis fut renommé TOPS-10 lors du changement de nom commercial vers DECSYSTEM-10.

DEC fournissait le code source de TOPS-10 avec le matériel, ce qui lui permit de servir de base pour d'autres systèmes d'exploitation, notamment WAITS (Western Artificial Intelligence Time Sharing), créé par l'université de Standford. CompuServe créa également son propre système dérivé de TOPS-10, ainsi que l'entreprise Tymshare qui développa un système à mémoire paginée dénommé TYMCOM-X. TOPS-10 servi aussi d'inspiration, ultérieurement, pour les systèmes CP/M et MS-DOS^[7]. TOPS-10 est un des rares systèmes, y compris de nos jours, à pouvoir faire fonctionner simultanément des tâches de type batch, temps réel et temps partagé.[1]

BBN, qui produisit un gestionnaire de mémoire virtuelle pour le processeur KA-10, développa un système permettant d'en tirer parti : TENEX, qui devint populaire dans le monde de la recherche. DEC le porta ultérieurement vers le processeur KL10, en l'améliorant substantiellement. Ce système deviendra TOPS-20, de la gamme DECSYSTEM-20.

Le MIT, qui avait développé le système à temps partagé CTSS (Compatible Time-Sharing System) pour l'IBM 709, développa ITS, Incompatible Timesharing System, pour les PDP-6 et 10. ITS, dont l'un des quatre développeurs était Richard Stallman, était un système open-source et remarquablement avancé, qui préfigura la culture hacker et le projet GNU.

TOPS-10, le système d'exploitation principal du PDP-10, reçu des mises à jour jusqu'en 1988 avec la version 7.04^[8].

 

Le premier processeur de PDP-10 est le KA10, sorti en septembre 1967. Il se compose de trois armoires pesant un total de 875 kg et consommant 4,3 kW^[9]. Il utilise des cartes modulaires "Flip-Chip" de série B construites en logique discrète DTL, ce qui en fait un ordinateur de deuxième génération. Le KA-10 est dépourvu de mémoire virtuelle, se limitant à un adressage mémoire sur 18 bits (256 Kmots de 36 bits, soit environ 1,1 Mo de mémoire). L'entreprise BBN proposa un gestionnaire de mémoire virtuelle sur 23 bits pour le KA-10, ainsi qu'un système d'exploitation en tirant partie : TENEX, qui servira ultérieurement de base pour le système TOPS-20.

La performance du KA-10 était estimée par DEC aux alentours de 0,38 MIPS^[10].

 

Le processeur KI10 (I pour "Integrated), est commercialisé en mai 1972 après trois ans de conception. Il est implémenté avec des circuits intégrés TTL montés sur de larges cartes, qui permettent une fiabilisation de l'électronique, ainsi qu'une réduction de la consommation électrique. La performance est presque doublée par rapport au KA10, à environ 0,72 MIPS^[10]. Le KI10 étend l'espace d'adressage à 22 bits, mais surtout apporte une gestion de mémoire virtuelle, suivant le même chemin que la série IBM 370 sortie cette même année. Il peut théoriquement adresser jusqu'à 4 mégamots de mémoire, soit environ 20 Mo, une quantité rarement atteinte en 1972. L'espace d'adressage virtuel par processus est de 8 mégamots, soit environ 36 Mo. Quatre modèles sont commercialisés par DEC : les 1060, 1070 et 1077, ce dernier incorporant deux CPU. Les 1070 et 1077 peuvent exécuter jusqu'à 127 tâches simultanément^[11].

Le KI10 est suivi du KL10 (L pour "Large Scale"), qui commence sa carrière en juin 1975 après quatre ans d'étude et conception. Le KL10 est le premier de la gamme à utiliser un microcode, et est conçu avec des circuits intégrés ECL, augmentant encore sa performance (1,8 MIPS^[10]), mais également sa consommation électrique. DEC estimait la performance du KL10 20% supérieure à celle d'un IBM 370/158^[12], alors son concurrent le plus proche, ou encore près de cinq fois celle du KA10.

 

Le KL10 sera suivi d'une variante B en 1978. En plus du mode d'adressage paginé, cette variante apporte un espace d'adressage étendu supportant 32 "sections" de 256 kmots ainsi que des changements substantiels dans le jeu d'instruction, faisant du KL10-B un processeur distinct^[13]. La version 3 de TOPS-20 sera le premier système à tirer parti de ces nouvelles capacités, tandis que la version 4.1 ne fonctionnera plus que sur le KL10-B.

Les processeurs KL10-A et B consomment environ 20 kW pour un poids de 1200 kg, répartis dans trois armoires^[14]. Il faut à cela ajouter les armoires de mémoire et de gestion des périphériques.

Sorti en 1978, le KS10 (S pour "Small Scale") est une variante à bas coût utilisant des puces Am2900 à bit-slice, et un microprocesseur 8 bits (Intel 8080) pour l'amorçage et contrôle^[15]. Afin de réduire les coûts, les périphériques du KS10 utilisent un bus UNIBUS, comme les PDP-11 et VAX-11^[16]. Les bus mémoire et entrées-sorties traditionnels du PDP-10 ne sont pas supportés sur ce processeur, et à cet effet, les instructions d'entrées-sorties sont différentes sur le KS10 des autres processeurs de PDP-10. Ce processeur est, comme le KL10, microcodé, et sa séquence de démarrage est identique : chargement du microcode depuis un périphérique de stockage (bande ou disque), démarrage du processeur central, puis passage en mode de contrôle une fois le processeur démarré. Contrairement aux autres processeurs de PDP-10, le KS10 fonctionne en courant monophasé sur prise domestique.

Le processeur KC10, avorté en 1983 alors que sa conception touchait à sa fin, utilisait des puces de portes NAND intégrées (comme le VAX 11/750) en technologie ECL. Son processeur de contrôle aurait été basé sur un microprocesseur F11 (FONZ-11) de PDP-11/23^[17],[18]. Les technologies du KC10 seront en partie ré-utilisées pour le VAX 8600^[19].

Sa fréquence d'horloge maître était prévue entre 50 et 100 MHz, exceptionnelle pour le début des années 1980.

Comme la plupart des grands-systèmes, le PDP-10 peut employer des processeurs frontaux pour la gestion des entrée-sorties des périphériques plus lents tels que les terminaux, afin que leurs interruptions ne ralentissent pas le processeur principal.

Le PDP-10 utilise à cet effet des unités DA10 permettant la connexion de quatre PDP-8 ou PDP-9^[20], ou DL10, permettant la connexion de quatre PDP-11^[21]. Ces processeurs frontaux sont alors en mode "esclave" du PDP-10 et ne peuvent être utilisés de façon autonome.

Le KL-10, microcodé, dépend d'un processeur frontal pour son amorçage et contrôle. Il inclut à cet effet un PDP-11/40 servant à charger le microcode du KL-10 depuis une bande magnétique (généralement depuis un lecteur TU-56), à effectuer le démarrage du CPU, et à permettre son diagnostique. Il utilise pour cela un système d'exploitation dédié, RSX-20F, dérivé de RSX-11M, qui implémente les commandes de diagnostique^[22]. Le KL-10 marque l'abandon des témoins lumineux et des clés en façade, désormais remplacés par la console de diagnostique sur le processeur frontal, accédée depuis un terminal. Les témoins lumineux en façade sont ceux du PDP-11/40 mais ne sont pas connectés au KL-10.

Le KS-10 utilise un microprocesseur Intel 8080 comme processeur frontal.

DEC commercialisa les trois premières générations de processeurs sous le nom commercial DECsystem10 (sous TOPS-10), auquel se rajouta DECSYTEM20 (sous TOPS-20) à partir de 1977. A partir de cette même année, DEC commercialise le VAX 11/780 et ré-utilise les mêmes armoires pour le PDP-10, qui change alors d'apparence. La livrée DECsystem10 utilise un liseré bleu, tandis que la livrée DECSYSTEM20 utilise un liseré orange. Le KS10 fut uniquement commercialisé avec la livrée DECSYSTEM20 (modèle 2020).

À l'exception du KS10, toutes les générations sont disponibles en version bi-processeurs, ou quadri-processeurs pour le KL10.

Le jeu d'instruction des PDP-10 comprend 366 instructions pour le KA10, 378 pour le KI10^[23] et 398 pour le KL10^[12].

À la suite de l'abandon du PDP-10 en 1983, DEC réorienta ses clients vers le VAX 11/780. Ce dernier, vanté pour son espace d'adressage 32 bits (512 Mo physique, 2 Go virtuels), ne pouvait cependant être initialement configuré qu'avec un maximum de 2 Mo de mémoire, contrairement aux 20 Mo des KI-10 et KL-10. De plus, le riche écosystème 36 bits du PDP-10 ne fonctionnait pas sur VAX.

Un certain nombre de constructeurs décidèrent alors de commercialiser des clones.

Le laboratoire d'intelligence artificielle de l'université de Standford, forte utilisatrice de PDP-10, avait lancé le projet Superfoonly visant à concevoir un processeur de PDP-10 un ordre de grandeur plus performant que le KA-10.

Alors que la conception du processeur touchait à sa fin, la DARPA, qui finançait le projet, décida de se retirer, signant l'arrêt des études. Néanmoins, les travaux réalisés inspirèrent la création du KL-10, puis furent repris par l'entreprise Foonly créée par la même occasion.[2]

Le premier clone, le Foonly F-1, est produit en 1978, avant l'arrêt de commercialisation du PDP-10. Le F-1 reprend l'architecture du KA-10, ré-implémenté en ECL et cadencé à une vitesse de 11.1 MHz. Sa performance de 4.5 MIPS en fait le PDP-10 le plus performant de l'époque. Le F-1 possède une mémoire vidéo de 3 Mo permettant de générer des trames vidéo, et fût à cet effet utilisé pour les effets graphiques de certains films des années 1980, notamment Tron ou encore Star Trek III.

La gamme fût complétée par les F-2, F-3, F-4 et F-5, chacun moins onéreux mais moins puissant que le précédent.

 

Au début des années 1970, Xerox travaillait sur différents projets de recherche en intelligence artificielle, nécessitant de nouveaux moyens informatiques. L'architecture du PDP-10 se prêtant bien à cette tâche ainsi qu'au temps partagé, mais Xerox et DEC étant partiellement en rivalité, il fut décidé d'en créer un clone, le MAXC (Multiple Access Xerox Computer). Cette machine fut construite entre 1971 et 1973^[26].

Par rapport aux modèles vendus par DEC, le MAXC utilisait de la mémoire à semi-conducteurs plutôt qu'à tores de ferrite, devenant l'un des premiers ordinateurs à en être équipé. Le processeur était implémenté avec des puces TTL comme le KI-10, et micro-codé comme sur les KI-10 et KL-10. Un Data General Nova 800 était employé comme processeur frontal, tandis qu'un gestionnaire de mémoire virtuelle inspiré du Pager de BBN permettait l'exécution de TENEX et l'utilisation simultanée du système par environ cent utilisateurs. La performance en calcul du MAXC était intermédiaire entre le KA-10 et le KI-10^[27].

Un soin particulier fut apporté à la fiabilité du matériel avec notamment le choix de mémoire ECC. Anecdotiquement, le MAXC établi le record de la plus longue disponibilité continue d'un nœud ARPANET^[28].

 

Si le MAXC ne devint pas un produit commercial, son succès en usage interne entraîna la construction d'un deuxième MAXC entre 1976 et 1978. Le premier MAXC fut retiré du service en 1981.

Systems Concepts, Inc. proposa également des clones. Les SC-20, 25 et 30 approchaient de la performance des F-1, tout en consommant moins d'énergie et de place. Ils ré-implémentaient le processeur KL-10 et de ce fait, pouvaient exécuter nativement et deux à trois fois plus rapidement les binaires de KL-10.

Ces clones furent suivi du SC-40, sorti en 1993. Sa vitesse était d'environ huit fois celle du KL-10, soit une performance d'environ 12 MIPS ^[29]. Son espace d'adressage, étendu à 30 bits, permettait d'adresser 64 mégamots (288 Mo).

CompuServe, un des plus gros utilisateurs de PDP-10, utilisa plus d'une dizaine de ces clones^[30], tout en apportant des améliorations sur les machines DEC existantes (alimentations à découpage, remplacement des centaines de témoins lumineux à incandescences par des LED). Le dernier SC40 fût éteint en 2009.

 

L'entreprise XKL, spécialisée dans les équipements réseau, proposa le TOAD1 en 1995. Basé sur le DECSYSTEM20 et fonctionnant sous TOPS-20, il incluait un bus d'adressage mémoire de 33 bits (soit une capacité d'adressage d'environ 8 Go), dont 30 bits virtuels^[31]. Il fut suivi en 2005 du TOAD2, intégré sur un seul FPGA. L'architecture du TOAD2 semble encore utilisée dans les équipements réseau commercialisés par XKL^[32], et un système embarqué basé sur TOPS-20 est toujours employé aujourd'hui pour la configuration de ses équipements^[6].

Le premier courrier électronique fût échangé entre deux PDP-10 adjacents et connectés via ARPANET en 1971, marquant pour la première fois l'utilisation du caractère arobase dans l'adresse des destinataires^[33].

C'est également sur un PDP-10 que Bill Gates découvrit l'informatique à la Lakeside School de Seattle. Il y réalisa avec Paul Allen son premier programme, un jeu de tic-tac-toe. Le système TOPS-10 qu'ils utilisent alors influencera bien plus tard MS-DOS, en particulier pour certaines commandes, les extensions (.EXE, .TXT...) et les caractères de contrôle^[7].

 

Les programmes commercialisés par Microsoft durant ses trois premières années d'existence furent également développés sur un PDP-10 (KA10), dont le tout premier, Microsoft BASIC, à l'aide d'émulateurs pour les tests et portages vers les architectures cibles^[34], notamment Intel 8080 et MOS 6502. Les anciens codes sources rendus publics par Microsoft mentionnent parfois le PDP-10 en commentaire^[35].

Paul Allen acheta en 1997 un XKL TOAD-1 pour sa collection personnelle^[36].

Richard Stallman, promoteur du mouvement pour le logiciel libre (terme utilisé par opposition à celui de logiciel propriétaire), débuta lui aussi sa carrière au MIT AI Lab sur cette machine, pour laquelle il nourrissait une certaine affection^[37]. Il fut par ailleurs un des quatre développeurs originaux du système ITS, dont l'influence, ainsi que celle des programmes développés dessus (Emacs, LISP), se fera plus tard sentir dans le projet GNU^[38].

On retrouve aussi la trace du PDP-10 dans les instructions LDB et DPB (Load/Deposit Byte) du Common LISP, directement tirées de son jeu d'instruction.

Aujourd'hui, le PDP-10 vit toujours via l'émulateur SIMH, capable de faire fonctionner les quatre processeurs de PDP-10 sur une machine Unix ou Windows. Des copies des systèmes d'exploitation TOPS-10, TOPS-20, ITS et WAITS sont également disponibles en ligne. Certains passionnés ont également réalisé des clones de PDP-10 sur FPGA^[39].

En 2023, le fournisseur de service SDF intègre des SC-40 à son offre en complément des XKL TOAD2^[40], et permet des connexions publiques à ces systèmes fonctionnant sous TOPS-20.

Une réplique fonctionnelle à échelle 2:3 du panneau de contrôle du KA-10 est disponible depuis 2024 à destination des hobbyistes, sous le nom de PiDP-10^[41].

•  
  Une des nombreuses cartes "flip chip" en logique discrète utilisées par le KA-10
•  
  Fond de panier wrappé d'un processeur KA-10
•  
  Un CPU KL10-DA 1090 (trois armoires de gauche) et six modules mémoire MH10 (4*64 kmots)
•  
  Un des fonds de panier du PDP-10 1090 (KL-10)
•  
  KL-10 en livrée DECSYSTEM20. La photo au dessus représente Bill Gates et Paul Allen devant ce même modèle
•  
  Deux DECSYSTEM2020 (KS-10)
•  
  Vue intérieure d'un processeur KS10
•  
  BBN Pager, gestionnaire de mémoire virtuelle pour KA10 (tierce partie)
•  
  Carte du réseau ARPANET en 1977, illustrant l'importante représentation des PDP-10 et clones

• (en) Détails techniques du KA10
• (en) Détails techniques du KI10
• (en) Détails techniques du KL10
• (en) Documents de développement du KC10 sur Bitsaver
• (en) Archive d'images de systèmes, logiciels et microcode de PDP-10
• (en) Code source du système ITS (GitHub)
• (en) Réplique miniature du KA-10 (PiDP-10)

•   Portail de l’informatique